PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-161764

(43)Date of publication of application: 22.07.1986

(51)Int.CI.

H01L 29/78 G02F 1/133 G09F 9/35 H01L 27/12

(21)Application number : 60-002756

(71)Applicant : NEC CORP

(22)Date of filing:

11.01.1985


(72)Inventor: ICHIKAWA YOSHIHARU

(54) MANUFACTURE OF THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To reduce the number of manufacturing processes and to improve the yield rate, by forming a semiconductor layer and a metal thin film, and performing continuous patterning by the same mask.

CONSTITUTION: A gate electrode 2 is formed on an insulating substrate 1 and etched into a specified pattern. Thereafter, a gate insulating film 3, a semiconductor film 4 and a metal thin film 5 are formed thereon. The metal thin film 5 and the semiconductor film 4 are etched into a specified pattern. Then, a transparent electrode 6 is formed on the entire upper surface. At the same time, the metal thin film 5 on the semiconductor layer 4 as a channel is removed. A drain electrode 7 and a source electrode 8 are formed. Thus the number of manufacturing processes is decreased and the thin film transistor having a high yield rate can be manufactured.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9日本国特許庁(jP) (1)特許出願公開

母 公 開 特 許 公 報 (A) 昭61 - 161764

@Int_Cl_4	識別記号	庁内整理番号		四公開	昭和61年(198	36)7月22日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	118	8422-5F 8205-2H 6615-5C 7514-5F	審査請求	未請求	発明の数 1	(全4頁)

❷発明の名称 薄膜トランジスタの製造方法

> ②特 願 昭60-2756

空出 *類* 昭60(1985)1月11日

70発明者 市川 祥 治 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 切出 願 人 東京都港区芝5丁目33番1号

②代理人 弁理士 内 原 靐

1. 発明の名称 薄膜トランジスタの製造方法

2 特許請求の範囲

絶縁体基板の上にゲート電橋を所強パターンに 形成する工程と、紋ゲート電極を覆りより化ゲー ト絶縁体層,半導体層,ドレイン及びソース電極 とたる金属薄膜を順次形成する工程と、チャンネ ルとなる半導体層を覆り部分とドレイン及びソー ス電極となる部分を残して必の他の不要部分の金 異薄膜かよび前配不要部分の金属薄膜下半導体層 を同時に除去する工程と、透明導電機を形成し放 透明導電機をパターニングし透明電極とすると同 時にチャンネルとしての半導体層上の金属薄膜を 除去し、ドレイン電極とソース電極を形成する工 母を少なくとも含むなとを特徴とする薄膜トラン ジスタの製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、液晶表示装置に用いられる薄膜トラ ンジスタアレイの製造方法に関し、特に製造工程 数が少なく歩留りの高い薄膜トランジスタアレイ の製造方法に関する。

(従来技術とその問題点)

近年、オフィスオートメーションの進展に伴い、 マンマシンインターフェイスとしての表示デバイ ス両素数の大容量化研究開発が活発に進められて いる。液晶ディスプレイ化むいても液晶をスイッ チングするための薄膜トランジスタアレイの開発 が盛んである。

従来の液晶表示用薄膜トランジスタアレイの製 造方法の1例として特顧昭58-126725 に示さ れたものが知られている。第2図は~山に、前記 従来の薄膜トランジスタの製造方法を説明するた めに、その製造方法を工程順に表わした断面図を 示す。

との製造方法は絶縁基板1上にゲート電極2を

形成し〔第2図(a)〕、所定のパターンにエッチングする〔第2図(b)〕。その後、その上にゲート絶縁順3及び半導体験4を形成し〔第2図(c)〕、半導体膜を所定パターンにエッチングする〔第2図(c)〕、その後、全上面にドレイン及びソース電気となる金属薄膜5を形成し〔第2図(c)〕、チャン表の後全面がでは、10回電気を下がでする。その後全面がでは、10回電気を下がでは、10回では、10

従来の製造方法では、ゲート電極のエッチング 〔第2図(b)〕、半導体膜のエッチング〔第2図(d)〕、 金属薄膜のエッチング〔第2図(f)〕かよびチャン オル上の I/TO、会属薄膜のエッチング〔第2図(b)〕と4 頭のフォトレジスト工程が必要である。 薄膜トランジスタの製造化かいては、フォトレジ

(構成の詳細な説明)

本発明は、上述の構成をとることにより従来技 術の問題点を解決した。本発明を薄膜トランジス タの製造工程順に示した断面図第1図(a)~(f)によ り説明する。との製造方法は絶縁差板1上にゲー ト電框2を形成し〔第1図(a)〕、所定のパターン にエッチングする (第 1 図(b))。 その後その上に ゲート絶縁膜3、半導体膜4および金属薄膜5を 形成し〔第1図(e)〕、金属薄膜5 をよび半導体膜 4を所定パターンにエッチングする(第1 図(d))。 その後、全上間に透明電極6を形成する(第1図 (e))。そして最後にエッチングにより透明電極 6 を所望パターンにエッチングすると同時にチャン オルとしての半導体隔4上の金属蒔膜5を除去し、 ドレイン電極7とソース電概8とを形成する〔第 1図(1)] ことから構成されている。したがって本 **発明の製造方法では、ゲート電極のエッチング** 〔第1図(b)〕、金属薄膜および半導体膜のエッチ ング (第 1 図(d)) およびチャンネル上の I T O お よび金根荷腹のエッチング(第1図(1))と3層の

スト工程を少なくすることが歩留りを良くするの に不可決である。

(発明の目的)

本発明は、このような従来の欠点を除去し、製造工程数が少なく歩留りの高い薄膜トランジスタ の製造方法を提供することにある。

(発明の構成)

本発明は、絶縁体基板の上にゲート電極を展望パターンに形成する工程と、紋ゲート電極を優りようにゲート絶縁体層、半導体層、ドレイン及び、ナッス電極となる金属薄膜を順次形成といた。カースで観となる半導体層を受けれている。 部分の金属薄膜をで表して不受部分の金属薄膜をよびがある。 部分の金属薄膜をがある。 を除去し、ドレイン電極とする薄膜ト る工程を少なくとも含むことを特徴とする薄膜ト ランジスタの製造方法である。

フォトレジスト工稿で薄膜トランジスタアレイが 製造できる。

(実施例)

以下本発明の実施例について第1図(a)~(f)を参 照して詳細に説明する。ガラス基板1にゲート電 框用メタル 2 としてチタンを 1000Å 蒸着し (第 1図(a) 】、フォトレジスト法により所定のパメー ンにエッチングした〔第1図(b)〕。その後その上 にゲート絶縁膜3として窒化シリコン艘 2500Å 半導体備もとしてアモルファスシリコン膜を 3000Å プラズマCVD 法により連続形成し、統 いてその上に金属薄膜5としてチタンを2000Å 蔗着した〔第1図(e)〕。フォトレジスト法により チタンおよびアモルファスシリコン膜を所定パタ ーンにドライエッチングした (第 1 図(d))。エッ チングはCCl、を圧力が0.1 torr になるように流 し放電電力400Wの条件で行なった。その後全上 面に透明電極6としてITO幌を1000Åスパッ タした (第1図(e))。 そして最後にエッチングに より渡明電板6を所塑パターンにエッチングする

特開昭61-161764 (3)

と同時にチャンネルとしての半導体層4上の金属 薄膜5を除去し、ドレイン電框1とソース環境8 とを形成した(第1図(1))。比較のために第2図 (a)~(h)に示す従来の製造方法により薄膜トランジ スタを形成した。各薄膜の堆積条件は、本発明の 製造方法に用いたのと同一の条件、エッチングの 条件もすべて同一とした。比較した薄膜トランジ スタアレイの規模はゲートライン500本、ドレ インライン500本で電子数は250,000個 であ る。従来の製造方法により製造した薄膜トランジ スチアレイではゲートラインには断線による線欠 陥は見られなかったが、ドレインラインには6本 程度以下の線欠陥があった。また痔膜トランジス メの特性不良による点欠陥は、200~300個あっ た。とれに反し本発明の製造方法により製造した 薄膜トランジスタアレイでは、籐欠陥は見られず また点欠陥も20個以下であった。

(発明の効果)

本発明による薄機トランジスタの製造方法を用 いれば欠陥の少ない薄膜トランジスタアレイを製

7 ~ ドレイン電極、8 ~ ソース電極をそれぞれ示す。

 造できる。これは、半導体層をエッチングしたあ と金銭薄膜を形成し、その後金銭薄膜をパターニ ングするという従来方法を半導体層と金属薄膜を 形成した後に連続して同一マスクでパターニング するようにしてフォトレジスト工程を1つ少なく したことと、半導体層と金連続して形 成したため相互の接続に断差がなくなったためで ある。

以上詳細に述べた通り、本発明によれば製造工 種数が少なく歩雷りの高い薄膜トランジスタの製 造方法を提供できる。

4. 図面の簡単な説明

第1図(a)~(f)は本発明の存験トランジスタアレイの製造工程を示す断面図、第2図(a)~(h)は従来の薄膜トランジスタアレイの製造工程を示す断面図である。

図において、1 - 絶縁若板、2 ·· ゲート電極、3 ·· ゲート絶縁膜、4 · 半導体膜、5 ··· ドレイン及びソース電極とたる金属薄膜、6 ··· 透明電板、

